

荷電粒子検出用 CMOS イメージセンサーの設計開発

6405016 横須賀 千鶴

本研究では、CMOS イメージセンサーを用いての荷電粒子検出の検証、および CMOS イメージセンサーの性能改良のための設計を行った。

半導体結晶中に荷電粒子が通過すると、電子と空孔対が生成される。電子と空孔は、それぞれ半導体にかかけられた電場によって電極に集められ、粒子が通過した信号として捕らえられる。これが半導体検出器である。本研究では、CMOS イメージセンサーを用いて、粒子を検出し、さらに粒子の位置検出をするのが目的である。粒子の位置を検出することができれば、原子核乾板の位置補正に利用することができる。

研究に用いた CMOS イメージセンサーの 1 画素は、1 辺が $10\ \mu\text{m}$ で、 64×64 pixel 配列されている。CMOS イメージセンサーからの信号は、読み出し回路を通して PC に取り込まれる。イメージセンサーからのデータは、ADC によって、アナログ信号からデジタル信号に変換される。デジタル信号は Cypress 社の IC を通すことにより、USB ケーブルで PC に取り込むことができる。また、読み出し回路には、振動子オシレータを付属させており、 $1\text{kHz} \sim 68\text{MHz}$ の周波数をプログラムで変更することができる。

この CMOS イメージセンサーの荷電粒子検出性能を検証するため、 α 線や β 線を CMOS イメージセンサーに直接照射した。CMOS イメージセンサーには、ホットピクセルと呼ばれる常に点灯してしまっているピクセルや、固定パターンノイズが存在する。それらノイズの原因を除いた状態で実験を行った。CMOS イメージセンサーからの信号を解析したところ、 α 線に依るものと思われるわずかな信号の増大が確認できた。

測定結果から、使用した CMOS イメージセンサーの問題点を確認した。既存の試作の問題点は以下である。

- 1 画素の開口率が少ない。
- リセット信号からのノイズが入る。

以上を踏まえて、新たな CMOS イメージセンサーを試作することにした。試作するにあたり、研究室に LSI 設計用の CAD を導入し、環境を整えた。OS は Linux8.0 を用いた。LSI デザイン設計の流れは、まず cadence 社の schematic を使用して、MOS デバイスを用いた回路図を作成する。回路図のシミュレーションには cscope、HSPICE を使用した。次に、作成した回路図を cadence 社の virtuso で三次元的に構造を構築する。さらに、完成した LSI のデザインルールチェックを行い、それに DRACULA、divaDRC を用いた。最後に、LSI のデザインと回路図が一致するかを確認するために divaLVS を使用した。

1 画素の 1 辺を 2 倍にし配線を整えることで、開口率を稼ぐようにした。その結果、開口率は、39% から 71% に増加させることが出来た。新しい試作の画素回路は、 65×55 pixel の配列とした。次に、リセット信号のノイズ対策のため、画素回路の変更も行った。トランスファークロウの前段に、リセット信号を配線した。また、画素からのデータの読み出し回路の変更も行った。画素回路への信号入力のためのシフトレジスタ、およびソースフォロアの設計を行った。

新試作は、東京大学大規模集積システム設計教育研究センター (VDEC) を通して、ROHM 社で製作中である。